СКАЧАТЬ:  11.zip [295,75 Kb] (cкачиваний: 87)

Цель работы

Исследование внутренней структуры и логики функционирования сумматоров и полусумматоров; проверка правильности их функционирования.

Краткая теория к заданию

По числу входов различают полусумматоры, одноразрядные сумматоры (ОС) и многоразрядные сумматоры.

Полусумматорами называются устройства с двумя входами и двумя выходами, на которых вырабатываются сигналы суммы и переноса. Полусумматор реализует лишь часть задачи суммирования, так как не учитывает входной величины – переноса из соседнего младшего разряда в данных. В таблице 1 приведена таблица истинности полусумматора.

Таблица 1.

Таблица истинности полусумматора

Одноразрядный двоичный сумматор состоит из двух комбинационных схем: одна – для формирования S_i, вторая - для определения P_i. Многоразрядный сумматор строится на основе одноразрядных в соответствии с правилами сложения. В зависимости от характера ввода-вывода кодов и организации переносов многоразрядные сумматоры бывают последовательного и параллельного принципа действия.

Одноразрядные сумматоры имеют три входа и обеспечивают сложение разрядов слагаемых с переносом из предыдущего разряда. В таблице 2 приведена таблица истинности сумматора.

Таблица 2

Таблица истинности сумматора

Обозначения в таблице 2:

A_i, B_i - слагаемые i-го разряда;

С_i - сумма слагаемых  i-го разряда;

П_i-1, П_i - переносы из (i‑1)-го и i-го разрядов.

Арифметические сумматоры являются составной частью так называемых арифметико-логических устройств (АЛУ) микропроцессоров (МП). Они используют­ся также для формирования физического адреса ячеек памяти в МП с сегментной ор­ганизацией памяти. В программе ЕWВ арифметические сумматоры представлены в библиотеке Соmb’I двумя базовыми устройствами, показанными на рис. 1: полу­сумматором (а) и полным сумматором (б). Они имеют следующие назначения выводов: А, В — входы слагаемых, ∑— результат суммирования, Со — выход переноса, С_i — вход переноса. Многоразрядный сумматор создается на базе одного полусумматора и п полных сумматоров. В качестве примера на рис. 2 приведена структура трех­разрядного сумматора. На входы А1, А2, АЗ и В1, В2, ВЗ подаются первое и вто­рое слагаемые соответственно, а с выходов S1, S2, S3 снимается результат суммирования.

               Рис. 1                                                      рис. 2

Для исследования внутренней структуры и логики функционирования сумматоров как нельзя лучше подходит логический преобразователь. Схемы подключения полусумматора (а) и сумматора (б) к логическому преобразователю приведены на рис. 3. После подключения полусумматора к преобразователю согласно рис.3, а последовательно нажимаем кнопки

                                                   Рис. 3

и в результате получаем таблицу истинности и булево выражение.

                   а)                                             б)   

Рис . 4

При подключении вывода ∑ полусумматра к зажиму ОUТ преобразователя (как показано на рис. 3, а) он выполняет функции элемента Исключающее ИЛИ. Подключив клемму ОUT преобразователя к выходу Со полусумматора и проделав аналогичные действия, приходим к выводу, что в таком включении полусумматор выполняет функции эле­мента И. Следовательно, эквивалентная схема полусумматора имеет вид, показан­ный на рис. 5.

Рис. 5

В каталоге программы ЕWВ 4.1 имеется схема включения четырехразрядного АЛУ на базе серийной микросхемы 74181 (отечественный аналог К155ИПЗ. В несколько переработанном виде она показана на рис.8, а. ИМС74181 обеспечивает 32 режима работы АЛУ в зависимости от состояния управляю­щих сигналов на входах М, S0...S3, а также допускает наращивание разрядности (вход СN и выход СN<4 для переносов). Показанная на рис. 8, а схема включения ИМС соответствует режиму сумматора без переноса. Значения четырехразрядных операндов А и В на входе задаются с помощью генератора слова и в шестнадцатеричном коде отображаются одноименными алфавитно-цифровыми индикаторами. На выходах F0...F3 результат суммирования отображается индикатором F. Изменяя со­стояния сигналов на управляющих входах, можно промоделировать большинство функций АЛУ, используемых в микропроцессорах. Режимы работы генератора слова в схеме на рис. 8, а и его кодовый набор показаны на рис. 8, б.

Практическая часть

1. Выясним внутреннюю структуру полного сумматора, пользуясь схемой его под­ключения к логическому преобразователю на рис. 4 а, б и принимая во внима­ние методику решения аналогичной задачи для полусумматора.

Рис. 6

1. Используя опыт работы со схемой на рис. 8, подключим ко входам

     трехраз­рядного сумматора на рис. 2 генератор слова, а к выходам —                       

          алфавитно - цифровой индикатор с дешифратором и проверим      

          правильность его функционирования.

Рис. 7

3.     Проверим работу ИМС 74181 (рис. 8) в режиме сумматора с переносом (на вход Сn по­даём сигнал логического нуля).

                  а)

                                     б)

Рис. 8. Схема включения ИМС 74181 в режиме сумматора без переноса

4.В соответствии с рис. 8 соберем ИМС 74181. В генераторе слов вводим любые комбинации десятичного системы счисления. (рис. 9).

Рис. 9

Вывод: При выполнении лабораторной работы мы изучили принцип работы, внутреннюю структуру и логику функционирования  сумматоров и полусумматоров, удостоверились в правильности функционировании  ИМС 74181  в режиме сумматора с переносом (на вход Сn по­дали сигнал логического нуля), который изображен на рис. 9 .

Лабораторная работа №1

На тему: «Комбинационные схемы средней степени интеграции»

Задание: «Исследование двоичных сумматоров»