Скачать: 2345.zip [1,16 Mb] (cкачиваний: 59)

Кафедра автоматизации и информационных технологий

 

 

 

 

 

Курсовая работа

по дисциплине: «Устройства цифровой автоматики»

 

 

 

Выполнили:

Проверил:

 

 

 

 

 

СОДЕРЖАНИЕ

ВВЕДЕНИЕ………………………………………………………………………..3

1. Теоретическая Часть

1.1 Назначение прибора ДРС……………………………………………...5

1.2 Технические характеристики датчика ДРС…………………………..7

1.3 Устройство и работа датчика ДРС……………………………………8

1.4 Описание электрической принципиальной схемы датчика ДРС….10

1.5 Описание счетчика серии К561ИЕ16………………………………..14

1.6 Описание триггера серии К561ТМ2…………………………………16

2. расчетная Часть

2.1Синтез с несколькими выходами……………………………………...19

2.2 Реализация программы на контроллере……………………………..25

ЗАКЛЮЧИТЕЛЬНАЯ ЧАСТЬ……………………………………………….....30

СПИСОК ЛИТЕРАТУРЫ………………………………………………...……..31

ПриложениЕ Спецификация к датчику ДРС-25

ВВЕДЕНИЕ

Значительные изменения во многих областях науки и техники обусловлены развитием электроники. В настоящее время невозможно найти отрасль промышленности, в которой не использовались бы электронные приборы или электронные устройства измерительной техники, автоматики и вычислительной техники. Причем тенденция развития такова, что доля электронных информационных устройств и устройств автоматики непрерывно увеличивается. Это является результатом развития интегральной технологии, внедрение которой позволило наладить массовый выпуск дешевых, высококачественных, не требующих специальной настройки и наладки микроэлектронных функциональных узлов различного назначения. Они представляют собой полупроводниковые пластины малой толщины, на которой на площадях в доли несколько квадратных миллиметров выполнены десятки тысяч электрически соединенных между собой в соответствии с требуемыми схемами элементов электроники. Причем эти элементы, как правило, получают одновременно (по групповой технологии) в едином технологическом цикле, который почти полностью автоматизирован. Поэтому стоимость интегральных схем при массовом производстве мало зависит от количества в них элементов и разброс параметров от образца к образцу сравнительно невелик.

На основе больших (БИС) и сверхбольших (СБИС) интегральных схем созданы и выпускают микропроцессоры и микропроцессорные комплекты, представляющие собой вычислительную машину или ее основные узлы, изготовленные в одном корпусе или в нескольких малогабаритных корпусах. Функции, выполняемые интегральными схемами микропроцессоров, могут быть заданы подачей на их входы внешних электрических сигналов, осуществляемой по определенной программе. Тем самым данные микросхемы позволяют реализовать большое количество разнообразных операций по обработке цифровых сигналов без каких-либо изменений в технологии их изготовления.

Использование базовых матричных кристаллов и программируемых логических матриц является другим способом расширения функциональных возможностей интегральных схем. В массовом количестве изготовляются единые матрицы не скомутированных (не соединенных между собой) элементов. Электрические связи между ними выполняют индивидуально на этапе формирования разводки, исходя из требований заказчика. На основе базовой или программируемой логической матрицы одного типа можно создать сотни разнообразных функциональных узлов различного назначения. Причем различие между базовыми матричными кристаллами и логическими программируемыми матрицами заключается в том, что в последних соединения можно не только создавать, но и разрушать.

В связи с широким выбором интегральных схем, параметры которых известны из технических условий, изменились задачи, стоящие перед разработчиками электронной аппаратуры. Если раньше значительная часть времени уходила на расчеты режимов отдельных каскадов, определение их параметров, решение вопросов термостабилизации и т. п., то в настоящее время главное внимание уделяется вопросам выбора схем соединений и взаимного согласования микросхем.

Типовые микро узлы позволяют собрать нужный электронный блок без детального расчета отдельных каскадов. Разработчик электронной аппаратуры, определив, какие преобразования должен претерпеть электрический сигнал, подбирает необходимые интегральные микросхемы, разрабатывает схему их соединений и вводит обратные связи требуемого вида.

Промышленность выпускает почти все электронные функциональные узлы, необходимые для создания устройств измерительной и вычислительной техники, а также систем автоматики: интегральные электронные усилители электрических сигналов; коммутаторы; логические элементы; триггеры; счетчики импульсов; регистры; сумматоры и т. д., некоторые из которых входят в состав датчика расхода ДР

 

 

 

1.ТЕОРЕТИЧЕСКАЯ ЧАСТЬ

1.1Назначение прибора ДРС

Счетчик воды вихревой ультразвуковой СВУ предназначен для измерения объема воды, закачиваемой в нагнетательные скважины систем поддержания пластового давления на нефтяных месторождениях. Счетчик эксплуатируется на кустах нагнетательных скважин, кустовых насосных станциях КНС и на отдельных скважинах.

Счетчик СВУ состоит из датчика расхода счетчика ДРС и блока БПИ.

Датчик расхода ДРС (далее – датчик расхода), предназначен для линейного преобразования объемного расхода жидкости, протекающей на трубопроводе, в последовательность электрических импульсов, с нормированной ценой импульса 10^-4 или 10^{-3 м3}в зависимости от типоразмера датчика расхода. Датчик расхода может эксплуатироваться в составе счетчика жидкости СЖУ, а также в составе других изделий, систем и измерительных комплексов, обеспечивающих прием и обработку частотных или число импульсных сигналов с частотой в диапазоне 0,2-200Гц.

Область применения – промышленные предприятия, объекты коммунально-бытового назначения. датчики ДРС могут устанавливаться в насосных блоках, КНС, блоках водораспределительных гребенок и на отдельных скважинах.

Блок БПИ обеспечивает:

· дистанционное электрическое питание подключаемых датчиков ДРС;

· масштабирование и формирование выходных сигналов датчиков ДРС;

· накопление информации объемах протекающей жидкости;

· передачу информации об объеме протекающей жидкости с выходов каналов масштабирования;

· выборочную индикацию расхода по каждому контролируемому водоводу.

Блок БПИ устанавливается в закрытых нерегулярно отапливаемых помещениях, пунктах контроля и управления, блока местной автоматики, щитовых помещениях и др.

Счетчик состоит из датчика ДРС и блока БПИ, соединенных четырехжильным кабелем. Датчик ДРС преобразует объем измеряемой среды, проходящей через него, в пропорциональное число электрических импульсов с ценой одного импульса 10^{-3 м3}. выходной числоимпульсный сигнал датчика ДРС поступает в блок БПИ, выполняющий функции масштабирования, интегрирования и суммирования импульсной последовательности. Выходные сигналы блока БПИ также числоимпульсные. Нужно отметить, что к одному блоку БПИ может быть подключено от одного до четырех датчиков ДРС. Кроме того, блок БПИ осуществляет также:

·передачу измерительной информации с выхода каналов масштабирования, выдачу в аппаратуру телемеханики служебных сигналов кода скважин, необходимых для реализации приема информации;

·индикацию расхода по датчику ДРС с помощью стрелочного индикатора;

·индикацию результатов измерения объема на цифровых отсчетных устройствах;

·выработку напряжения 24 В постоянного тока для дистанционного питания датчика ДРС.

Блок БПИ и датчик ДРС являются конструктивно и функционально законченными составными частями счетчика и обеспечивают взаимозаменяемость без подстроек, дополнительной градуировки и поверки.

Составные части датчика ДРС (преобразователи ПР и ПНП) см рис.1 также являются функционально и конструктивно законченными составными частями датчика ДРС и обеспечивают взаимозаменяемость без дополнительной подстройки и поверки.

Рис.1 Структурная схема ДРС-25.

1.2 Технические характеристики датчика ДРС

Измеряемая среда – вода, нефть, нефтепродукты, сжиженные газы или другие жидкости, неагрессивные к стали марки 12X18H10T и 20X13 ГОСТ 5632-72, с параметрами:

- концентрация солей, г/дм³, не более………………………….20,0

- концентрация твердых частиц, г/дм³, не более………….……1,0

- максимальный поперечный размер твердых частиц, мм…....3,0

- избыточное давление, МПа……………..от (P_n+0,3)[1] до 20,0(25,0)[2]

- температура, °С…………………………………………от 0 до 150

- вязкость, м²/с, не более ……………………………………..12,0·10^-6

- диаметр условного прохода трубопровода, мм ………….....100

- условное давление, МПа ……………………………………….20

- наименьший расход, м³/ч,Q[3]_min ……………………………….0,8

- диапазон эксплуатационных расходов, м³/ч:

Q[4] _э..min ……………………………………………………………...1

Q _э..mах ………………………………………………………………..25

- цена выходного импульса, м³…………………………………1·10^-3

Примечание. При работе на средах с вязкостью от 1,0·10^-6 до 12,0· 10^-6 м²/с, нижний предел эксплуатационных расходов должен определяться по формуле:

Q_э..min=1,1·ν·S·10⁹, м³/ч, (1)

где ν- вязкость измеряемой среды, м²/с;

S- площадь сечения проточной части датчика расхода, м².

1.3 Устройство и работа датчика ДРС

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 2 Функциональная схема датчика расхода ДРС-25.

 

ПР-преобразователь расхода, ПИ- пьезоизлучатель; ПП – пьезоприемник; Ф1, Ф2 – формирователь сигнала; ФД – фазовый детектор; Г – генератор; ФНЧ – фильтр низких частот; У – усилитель; СП – стабилизирующий преобразователь; УК – устройство коррекции; ФАПЧ – блок фазовой автоподстройки частоты; АК – автокоррелятор; УБ – узел блокировки; П1 – наборное поле; Д – делитель частоты; ФС – формирователь выходного сигнала; УГР – узел гальванической развязки.

Датчик расхода состоит из преобразователя расхода ПР и преобразователя нормирующего передающего ПНП.

Набегающий поток образует за телом обтекания вихревую дорожку, состоящую из двух цепочек вихрей, образующихся на верхней и нижней кромках тела обтекания и перемещающихся вместе с потоком.

Принцип действия датчика расхода основан на регистрации каждого из вихрей путем «просвечивания» потока ультразвуковым лучом, направленным перпендикулярно оси тела обтекания от пьезоизлучателя ПИ к пьезоприемнику ПП. После взаимодействия ультразвуковых колебаний с цепочкой вихрей (вихревой дорожкой) сигнал, принятый пьезоприемником ПП, оказывается модулированным по фазе. Модулированный сигнал U_c с выхода пьезоприемника ПП поступает на формирователь сигнала Ф1, с выхода которого импульсы прямоугольной формы поступает на один из входов фазового детектора ФД. Работа ФД основана на преобразовании фазового сдвига между опорным сигналом U₀, поступающим с кварцевого генератора Г, и модулированным сигналом U_c, поступающим с выхода формирователя Ф1, в последовательность импульсов, длительность которых пропорциональна разности фаз между указанными сигналами. Сигнал с выхода фазового детектора ФД поступает на двухзвенный пассивный RC-фильтр нижних частот ФНЧ, где подавляется несущая частота и другие высокочастотные составляющие сигнала.

Усиление полезного сигнала в рабочей полосе частот, соответствующей диапазону расходов датчика, производится усилителем У с частотно-зависимыми обратными связями.

Формирователь Ф2 из сигнала с выхода усилителя У формирует импульсы прямоугольной формы. Напряжение сигнала с выхода формирователя Ф2 поступает на входы блока фазовой автоподстройки частоты ФАПЧ, автокоррелятора АК и узла блокировки УБ.

Блок ФАПЧ исполняет роль корреляционного фильтра входного сигнала и формирует на выходе импульсы с частотой, соответствующей основной гармонике входного сигнала. Частотный сигнал с выхода блока ФАПЧ через делитель частоты Д, с программируемым коэффициентом деления (диодами на наборном поле П!), и формирователь выходного сигнала ФС поступает на вход узла гальванической развязки УГР, выполненного на транзисторной оптопаре.

Автокоррелятор АК исполняет роль частотного дискриминатора и служит для предварительной настройки блока ФАПЧ.

Узел блокировки УБ определяет моменты, когда блок ФАПЧ находится в состоянии синхронизации с входным сигналом и выдает разрешающий сигнал на формирователь выходного сигнала ФС.

Вследствие отклонений геометрических размеров проточной части преобразователя расхода ПР и тела обтекания, коэффициент преобразования преобразователя расхода ПР k_пр различен для каждого датчика расхода, поэтому для каждого датчика расхода в соответствии со значением k_пр, определяемым при градуировке, устанавливается (распайкой диодов на наборном поле П1) условный коэффициент преобразования преобразователя ПНП.

Устройство коррекции УК позволяет выполнить корректировку характеристики датчика расхода вблизи нижней границы диапозона эксплуатационных расходов.

Питание элементов схемы осуществляется от стабилизирующего преобразователя СП, преобразующего напряжение питания +24В в напряжения постоянного тока -15В, +7,5В.

Питание пьезоизлучателя ПИ осуществляется от генератора Г.

 

1.4Описание электрической принципиальной схемы датчика ДРС

Синусоидальный сигнал со вторичной обмотки трансформатора Т2 поступает на вход формирователя, выполненного на микросхеме D3. импульсы прямоугольной формы с выхода формирователя ограничиваются диодом V9 и поступают на вход «С1» счетчика с дешифратором D5.

Счетчики D5, D6, триггер D11 и схема установки начального состояния на микросхемах D8, D9 входят в состав фазового детектора. На вход 14 счетчика D6 поступает сигнал опорной частоты 1 МГц с кварцевого генератора, собранного на элементах D1.1, D1.2,D1.3. Напряжением «логическая 1» с выхода «0» счетчика D6 триггер D11.1 устанавливается в нулевое состояние. В исходное единичное состояние триггер D11.1 возвращается с приходом на вход «S» напряжения «логич. 1» с выхода «2» микросхемы D5. На выходах триггера формируются импульсы, длительность которых пропорциональна разности фаз между опорным сигналом и сигналом с формирователя на микросхеме D3, сформированным из входного синусоидального сигнала.

Схема на элементах D8.1, D8.2 (D8.3, D8.4) определяет коэффициент деления счетчиков D5(D6). Элементы D9.3, D9.4 с резистором R29 и конденсатором C14 производят установку счетчиков D5 (D6) в нулевое состояние при включении питания.

Сигнал с прямого выхода триггера D11 поступает через интегрирующие цепиR36, C20 и R38, C21 на вход фильтра верхних частот, собранного на микросхеме D4 и транзисторе V3. На выходе усилителя D4 образуется сигнал переменного напряжения, который подается на узел автоматической регулировки усиления (АРУ), собранном на резисторе R19 и полевом транзисторе V8. Режим узла АРУ по постоянному току задается резисторами R17, R21.

Когда на выходе D4 уровень сигнала не превышает 0,5В, то постоянное напряжение на затворе транзистора V8, задаваемого резисторами R17, R21, R20 положительно. Транзистор закрыт этим напряжением, при этом сигнал без ослабления проходит на вход формирователяD7. При увеличении сигнала на выходе D4 отрицательная полуволна сигнала проходит через диод V7 на затвор V8 разряжает конденсатор C10. при этом напряжение на затворе V8 уменьшается, в результате чего транзистор отпирается, уменьшая амплитуду сигнала на входе D7.

Работа ФВЧ происходит следующим образом. При малых значениях сигнала на выходе усилителя D4 транзистор V3 открыт; коэффициент усиления усилителя определяется отношением сопротивлений резисторов R9 и R5. при этом частота среза АЧХ усилителя в области низких частот определяется величиной сопротивления резистора R5 и емкости конденсатора C5.

При увеличении сигнала на выходе D4 увеличивается запирающее положительное напряжение на затворе транзистора V3 и, соответственно, увеличивается сопротивление канала транзистора V3. Увеличение этого сопротивления приводит к уменьшению коэффициента усиления D4.

Напряжение сигнала с делителя образованного резистором R19 и транзистором V8, подается на вход триггера Шмитта, собранного на микросхеме D7.

При превышении входным сигналом порога срабатывания на выходе D7 появляется сигнал, который, проходя через резистор R28, поступает на вход инвертора D9.1. Передним фронтом импульса с выхода инвертора триггер D10.1 устанавливается в единичное состояние, и логическая единица с прямого выхода триггера открывает ключ D9.2. Импульсы с генератора 1 МГц поступают через открытый ключ D9.2 на вход счетчика D12. При поступлении на вход счетчика числа импульсов, определяемого перемычками на наборном поле П1, на «D»-входе триггера D10.2 устанавливается «логич. 1».

С приходом очередного импульса на вход «C» триггер устанавливается в единичное состояние, и «логич. 1» с прямого выхода триггера D10.2 устанавливает триггер D10.1 и счетчик D12 в нулевое состояние. При установке триггера D10.1 в нулевое состояние «логич. 0» с прямого выхода триггера закрывает ключ на D9.2, и схема готова к приему и преобразованию следующего импульса.

Выходные импульсы с ценой одного импульса 0,001 м³с выхода счетчика D13 поступают на базу транзистора V22 и производят модуляцию сопротивления оптронного ключа V24.

Для сдвига статической характеристики преобразователя ПР в ПНП предусмотрена схема коррекции, выполненная на счетчиках D15 и D16 и триггерах D14.1, D14.2.

Принцип работы схемы коррекции состоит в том, что из последовательности импульсов на выходе компаратора, следующих с частотой вихреобразования, через определенный постоянный промежуток времени вычитается один импульс.

Схема работает следующим образом: сигнал с прямого выхода триггера D11.1 поступает на вход микросхем D14.1, D15, которые совместно со схемой совпадения на диодах наборного поля П3 и делителем D16 образуют схему задания временного интервала.

Напряжение логической единицы с прямого выхода триггера D14.1 устанавливает в нулевое состояние счетчик D16 и триггер D14.2. Напряжение логического нуля с прямого выхода триггера D14.2 поступает через линию задержки на «D» вход триггера D10.1, и очередной импульс, приходящий с выхода инвертора D9.1 на счетный вход триггера D10.1, не изменяет его состояния. При этом происходит пропуск одного импульса. Сигнал с выхода инвертора D9.1 поступает на счетный вход также триггера D14.2 и устанавливает его в единичное состояние, так как «D» вход этого триггера подключен к напряжению логической единицы. Напряжение «логич. 1» с прямого выхода триггера D14.2 поступает на «D» вход D10.1, и с приходом следующего импульса «вихря» произойдет его переключение. Установка коэффициента коррекции K₀ производится путем распайки диодов наборного поля П3.

Стабилизирующий преобразователь СП выполнен на базе импульсного стабилизатора на транзисторах V14, V15, V16, V17, V21. При подключения внешнего источника питания 24 В на эмиттер транзистора V21 поступает опорное напряжение со стабилитрона V23. Напряжение на выходе стабилизатора нарастает медленно из-за наличия дросселя, представляющего собой одну из обмоток трансформатора Т. Вследствие этого потенциал базы транзистора V21? Определяемый соотношением резисторов R34, R35, ниже потенциала эмиттера, и происходит открывание транзистора V21, приводящее к открыванию транзисторных ключей V17, V16, V15. При увеличении выходного напряжения до уровня, когда потенциал базы транзистора V21 становится выше потенциала эмиттера, транзисторные ключи закрываются. Дроссель начинает отдавать запасенную энергию резисторам R34, R36 через транзистор V14 и нагрузке вторичной обмотки трансформатора T. При снижении выходного напряжения вновь открывается транзистор V21, и цикл работы стабилизатора повторяется.

Применение в схеме стабилизатора высокочастотных транзисторовV15, V16, V17, V21, высокочастотного диода, в качестве которого используется переход «коллектор-база» транзистора V14, и наличие положительной обратной связи по переменному току на конденсаторе C22 позволяет увеличить частоту переключения транзисторных ключей и снизить пульсации выходного напряжения.

Для фильтрации напряжения +12 В на выходе стабилизатора предусмотрен П- образный фильтр на элементах C18, C15, C16, L2. Величина напряжения питания определяется номиналами резисторов R34, R35.

Источник напряжения питания отрицательной полярности включает выпрямитель на диоде V13, фильтр на конденсаторах C19, C17 и стабилизатор на стабилитроне V12 и резисторе R33. Напряжение на вход источника питания подается со вторичной обмотки трансформатора Т.

1.5 Описание счетчика серии К561ИЕ16

Микросхемы представляют собой четырнадцатиразрядный двоичный счетчик – делитель. Содержат 318 интегральных элементов. Корпус типа 238.16-1, масса не более 1,5 г и 4307.16-А.

Условное графическое обозначение К561ИЕ16. Назначение выводов: 1 - выход 12 разряда; 2 – выход 13 разряда; 3 - выход 14 разряда; 4 - выход 6 разряда; 5 - выход 5 разряда; 6 - выход 7 разряда; 7 - выход 4 разряда; 8 - общий; 9 - выход 1 разряда; 10 – тактовый вход С; 11 – вход установки нуля R; 12 - выход 9 разряда; 13 - выход 8 разряда; 14 - выход 10 разряда; 15 - выход 14 разряда; 16 – напряжение питания.

 

 

Электрические параметры

Напряжение питания…………………………………………… 3…15В

Выходное напряжение низкого уровня при воздействии помехи при U_п=10В………………………………………………………… …….. £ 1 В

Выходное напряжение высокого уровня при воздействии помехи при U_п=10В………………………………………………………….…….³ 9 В

Ток потребления при U_п=15В…………………………………£ 20 мкА

Входной ток низкого (высокого) уровня при U_п=15В………£ 0,3 мкА

Выходной ток низкого уровня при U_п=10В………………….³0,35мА

Выходной ток высокого уровня при U_п=10В…………………³ 0,35 мА

Время задержки распространения при включении (выключения) при U_п=15В по выводам от 10 до 9…………………….…… .. £ 340 нс

Время задержки распространения при включении при U_п=10В по выводам от 11 до 1, 2, 3, 4, 5, 6, 7, 12, 13, 14, 15 …………………….. £ 900 нс

Входная емкость при U_п=10В………………………………….. £ 5 пФ

Максимальная тактовая частота при U_п=10В…………………³4 МГц

Предельно допустимые режимы эксплуатации

Напряжение питания……………………………………………3…15 В

Входное напряжение……………………………….….-0,2…(U_п+0,2) В

Максимальный ток на любой вывод…………………………….10 мА

Максимальная мощность на выход……………………………100 мВт

Максимальная рассеиваемая мощность………………….……200 мВт

Максимальная емкость нагрузки………………………………3000 пФ

Максимальное время фронта и среза тактовых импульсов……15 мкс

Минимальная длительность импульсов установки в нуль при U_п=5В…………………………………………………………..… …2500 нс

при U_п=10В…………………………………………….……….475 нс

Температура окружающей среды ………………………….-45- +85°С

1.6 Описание триггера серии К561ТМ2

Микросхема представляет собой 2 D- триггера с динамическим управлением. Установка триггера по входам R и S принудительная, поэтому сигналы синхронизации С и информационного входа D не изменяют состояния триггера на выходе во время действия сигналов R и S. Содержат 128 интегральных элементов. Таблица истинности для этого триггера представлена в таблице 1. Корпус типа 201.14-1, масса не более 1 г и 4306.14-А.

Назначение выводов: 1 – выход Q1; 2 – выход Q1(инверс); 3 – вход С1; 4 – вход R1; 5 – вход D1; 6 – вход S1; 7 – общий; 8 – вход S2; 9 – вход D2; 10 – вход R2; 11 – вход С2; 12 – выход Q2(инверс); 13 – выход Q2; 14 – напряжение питания.

 

Таблица 5 Таблица истинности

Вход				Выход
С*	D	R	S	Q	Q(инв)
x x x	0 1 x x x x	0 0 0 1 0 1	0 0 0 0 1 1	0 1 Q 0 1 z	1 0 Q(инв) 1 0 z

Примечание. С* - изменение уровня.

Электрические параметры

Напряжение питания ……………………………………….. 3…15 В

Выходное напряжение низкого уровня при воздействии помехи:

при U_п=5В ………………………..………………………….…£ 0,8 В

при U_п=10 В ………………………………………….…… .£ 1 В

Выходное напряжение высокого уровня при воздействии помехи:

при U_п=5 В …………………………………….……………….…³ 4,2 В

при U_п=10 В ………………………………….…………………….³ 9 В

Ток потребления при при U_п=15 В ………………………….£ 20 мкА

Входной ток низкого (высокого) уровня при U_п=15 В ……£ 0,3 мкА

Выходной ток низкого уровня:

при U_п=5 В ………………………………………….………… ³ 0,5 мА

при U_п=10 В …………………………………….…….……….. ³ 0,9 мА

Выходной ток высокого уровня:

при U_п=5 В ………………………………….……….…………³0,25 мА

при U_п=10 В …………………………………….……………... ³ 0,6 мА

Время задержки распространения при включении (выключении):

при U_п=5 В ……………………………………….……………. £ 420 нс

при U_п=10 В ………………………………….…………………£ 150 нс

Входная емкость при при U_п=10 В ……………………….….. £ 10 пФ

 

2. рАСЧЕТНАЯ ЧАСТЬ

2.1Синтез логических устройств с несколькими выходами

Пусть синтезируемое логическое устройство имеет входов и выходов (рис.1). На каждом из выходов должна быть сформирована определенная функция входных переменных. Эта задача могла бы быть решена синтезированием раздельно действующих узлов, каждый из которых реализовал бы определенную выходную функцию. Однако, если даже каждый из этих узлов будет построен минимальным образом, в целом логическое устройство может оказаться не минимальным. Действительно, такое устройство могло бы быть минимизировано путем использования общих элементов в нескольких узлах, реализующих различные выходные функции.

 

 

Из этих соображений приведение каждой из выходных функций к минимальной форме не является условием получения минимального в целом устройства. При минимизации устройства в целом некоторые из функций могут оказаться представленными в неминимальной форме.

 

Принцип получения минимальной формы устройства сводится к нахождению минимального набора членов с минимальным числом входящих в них букв, достаточного для получения всех формируемых устройством функций.

Рассмотри метод построения минимальных логических устройств с несколькими выходами, способ функционирования которого задана в таблице 1.

Таблица 1

	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
	0	1	1	1	1	1	1	1	0	0	0	0	1	0	1	0
	1	0	1	1	0	0	0	1	0	1	0	0	1	1	0	1
	0	1	0	1	0	1	0	1	1	0	1	0	1	0	0	1

 

Записываем наборы аргументов, на которых хотя бы одна из выходных функций имеет значение 1. Рядом в качестве признака записываем функции, принимающие значение 1 при данном наборе аргументов (табл.2). Затем проводим операцию склеивания и получающиеся при этом члены заносим в таблицу 3., рядом с членами записываем признаки в виде функций, общих в признаках той пары членов табл.2, склеиванием которых они получены. Не проводится операция склеивания над членами, в признаках которых не имеется общих функций.

 

 

 

 

 

 

 

Таблица 2

 

Далее реализуется операция поглощения членами табл.3 членов табл.2. Операция поглощения может проводиться лишь над членами, имеющими одинаковую комбинацию функций в признаках.

Таблица 3

 

 

Указанные операции склеивания и поглощения повторяются до тех пор, пока это возможно. Затем составляется импликантная таблица. Определяется набор импликант, обеспечивающий перекрытие всех столбцов импликантной таблицы.

Записываем для выходных функций логические выражения, составленные из этих импликант, в признаках которых содержатся заданные функции:

На рисунке 2 приведена функциональная схема устройства, обеспечивающего заданное табл.1 функционирование. Как видно из схемы, ряд элементов участвует в формировании нескольких функций.

На рисунке 3 приведена функциональная схема устройства на микросхемах, причём каждая микросхема реализует несколько логических элементов «И» или «ИЛИ». Данная схема не является упрощённым вариантом, она сделана с помощью метода поэтапной минимизации каждого выхода.

 

Рис. 3 Функциональная схема устройства

Рис.4 Функциональная схема устройства на микросхемах

2.2 Реализация программы на контроллере

FBD (Function Block Diagram) — это графический язык программирования. Диаграмма FBD очень напоминает принципиальную схему электронного устройства на микросхемах. В отличие от LD «проводники» в FBD могут проводить сигналы (передавать переменные) любого типа (логический, аналоговый, время и т. д.). Шины питания на FBD диаграмме не показываются. Выходы блоков могут быть поданы на входы других блоков либо непосредственно на выходы ПЛК. Сами блоки, представленные на схеме как «черные ящики», могут выполнять любые функции. FBD-схемы очень четко отражают взаимосвязь входов и выходов диаграммы. Если алгоритм изначально хорошо описывается с позиции сигналов, то его FBD-представление всегда получается нагляднее, чем в текстовых языках. Выполнение FBD-цепей идет слева направо, сверху вниз. Блоки, расположенные левее, выполняются раньше. Блок начинает вычисляться только после вычисления значений всех его входов. Дальнейшие вычисления не будут продолжены до вычисления значений на всех выходах. Другими словами, значения на всех выходах графического блока появляются одновременно. Вычисление цепи считается законченным только после вычисления значений на выходах всех входящих в нее элементов. В работе используется имитатор сигналов. Имитатор сигналов предназначен для ручной задачи входных сигналов и получения выходных в соответствии с программой, заложенной в контроллере. Тумблеры (1÷16) являются задатчиками дискретных входных сигналов, светодиоды (17÷32) – индикаторами дискретных выходных сигналов. AN1 – AN6 – регуляторы входных аналоговых сигналов. М1 и М2 – указатели выходных аналоговых сигналов. Всего имитатор может использовать по 16 дискретных входных и выходных, 6 входных аналоговых и 2 выходных аналоговых сигналов.

Задание: При переключении одного переключателя с «0» на «1», на выходе загораются 2 индикатора. При переключении следующего переключателя в логическую «1» загораются следующие 2 индикатора, причем предыдущие два гаснут.

Порядок работы:

1.Запускаем программу Logic Designer.Выбираем File - New Project – STARDOM NPAS.

2. В окне Project Tree Window выбираем Target Setting. Двойным щелчком открываем окно. Затем вводим IP Address.

3. Установим связь с контроллером. Для этого необходимо выбрать программу Resource Configurator. Выбираем File – Connection – OC.

4. Возвращаемся в программу Logic Designer. Открываем диалоговое окно Defining device label variables, для этого необходимо произвести двойной щелчок по папке DeviceLabel Definition. Затем в Devicelabelnameпечатаем имена и выбираем категории.

5. Добавление программы. Для этого необходимо щелкнуть правой кнопкой мыши по папке Logical POUs, а затем выбрать Insert – Program. В строке Name печатаем имя.

6. В окне Edit Wizard выбираем элемент NPAS_DI_STS. В окне LiDiпоявится элемент следующего вида

7. Открываем окно Variable Properties двойным щелчком на входе IN элемента. И выбираем в поле Name I_D_01.

8. В окне Edit Wizard выбираем элемент TON. Повторяем п 8 пять раз.

9. Открываем окно Variable Properties двойным щелчком на входе РТ элемента. И в поле Name задаем время включения лампочки следующим образом t#1s.

10. В окне Edit Wizard выбираем элемент NPAS_DO_STS. Повторяем п 8 пять раз, так как необходимо последовательно включить 5 лампочек.

11.Открываем окно Variable Properties двойным щелчком на входе OUT элемента. И выбираем в поле Name Q_D_21. Повторяем п 11 пять раз, при этом для каждых элементов NPAS_DO_STS выбираем соответствующее имя.

12.Затем связываем элементы с помощью кнопки Connect. В результате получаем:

13.Проверяем программу на наличие ошибок: Build – Rebuild Project.

Если ошибок нет,то переходим к п.14,а если есть,то нажимаем на Errors и исправляем ошибки.

14. Запускаем программу следующим образом: Online – Project Control – Stop – Reset – Download – Delete on Target. Затем сново Download – Download – Cold. Online – Debug.

 

15. Переключая на контроллеры тумблеры, тем самым мы изменяем входные сигналы с 0 на 1 и наоборот.

16. В этом режиме правой кнопкой мыши щелкаем на входах I_D_01, Q_D_21,Q_D_22, Q_D_23,Q_D_24,Q_D_25. Выбираем пункт AddtoLogicAnalyzer. Появляется окно LogicAnalyzer. Onlane – Logic Analyzer – Start Recording.

В итоге получим следующие диаграммы:

 

 

 

ЗАКЛЮЧИТЕЛЬНАЯ ЧАСТЬ

Выполняя курсовую работу, я ознакомилась с назначением и принципом работы датчика расхода ДРС, подробно разобралась в принципиальной электрической схеме, которую вы