Декодирование адресов. 

Всем устройствам, которые связаны с МП, присвоены определенные адреса. Схемы декодирования адресов гарантируют, что доступ к шине получает именно то устройство, которое адресовано микропроцессором.

 Существует несколько методов декодирования адреса. Линейная выборка - простейший из всех методов декодирования - не связана с исполь­зованием логических дешифраторов адреса. Старшие разряды адреса при этом методе непосредственно определяют выбор конкретной микро­схемы. На рис.5 представлен пример декодирования методом линейной выборки. Выборка ОЗУ осуществляется всякий раз, когда сигнал А15 имеет высокий уровень, что соответствует всем адресам от 8000 до FFFF. Выборка ПЗУ производится всегда, когда сигнал А14 имеет высо­кий уровень, что справедливо для адресов от 4000 до 7FFF.Когда оба сигнала А 4 и А15 имеют высокий уровень, активизируются адреса от СООО до FFFF, пересекающиеся с адресным пространством ОЗУ. Поэто­му и то  и другое ЗУ  оказываются  разблокированными, если предпринимается попытка выполнить считывание по какому-либо из пере­секающихся   адресов, что неизбежно приведет к конфликтной ситуа­ции на шине данных. Из-за этого нельзя производить считывание по ад­ресу, в котором оба самых старших разряда соответствуют значению "истина". Другой недостаток метода линейной выборки состоит в том, что большая часть адресного пространства оказывается   не используе­мой, и, следовательно, этот метод пригоден только для систем, не тре­бующих большого объема памяти.

Декодирование с помощью логического компаратора является одним из наиболее простых и гибких методов декодирования, обеспечивающего выбор одного из 2EN возможных адресных полей при наличии N ад­ресных входов. На рис.6 показана схема, которая формирует сигнал вы­бора конкретного устройства системы по шести старшим разрядам адре­са. Для того сигнал каждого входа А компаратора сравнивается с сиг­налом соответствующего ему входа В. Когда все они совпадают, на вы­ходе- компаратора появляется сигнал низкого уровня. Функцию компа­ратора может выполнять схема с вентилями ИСКЛЮЧАЮЩЕЕ ИЛИ.

 Декодирование с применением комбинационных логических схем применяется в системах с ограниченными требованиями к схемам деко­дирования. На рис.7 показан вентиль И-НЕ на четыре входа с предше­ствующими ему инверторами, который декодирует адреса от 9000 до 9FFF.Низкий уровень выходного сигнала устанавливается тогда, когда адресные линии А12-А15 находятся в состоянии. 1,0,0,1.Инвертируя ли­бо не инвертируя те или иные адресные входы такого вентиля, можно сформировать разрешающие сигналы для любого из устройств.

Рассмотрим более детально аппаратные средства декодирования ад­ресов с использованием логического дешифратора. На рис.8 показаны цепи управления и схемы декодирования адреса, характерные для ти­пичного микропроцессора. Линии А11,А12 и А13 определяют одну из восьми адресуемых областей в соответствии с выходами двоичного де­шифратора "один из восьми" - по одному для каждого из блоков емко­стью 2К байт, которые используются в системе. Дешифратор имеет три разрешающих входа: два - для сигналов низкого уровня, к которым под­ключены линии А14 и А15, и один- для высокого, к которому через схе­му ИЛИ подключены управляющие линии RЕАD и Write. Последнее дает гарантию того, что устройства, подсоединенные к шине, будут разблокироваться только во время выполнения операций считывания или записи.

Необходимо отметить также, что выборка ПЗУ и портов ввода долж­на осуществляться только при выполнении операции считывания, иначе может возникнуть конфликтная ситуация. Если, например, выполняется операция "запись", то МП пересылает информацию на шину данных. ПЗУ, будучи разблокированным в ходе выполнения записи, тоже пред­примет попытку вывода данных на ту же шину. Подобная ситуация со­вершенно неприемлема, так как может привести даже к повреждению электрических цепей. Во избежание такого опасного исхода линия RЕАD подключается к разрешающему входу ПЗУ. На рис.8 показано, как такое соединение выполняется для порта ввода данных с клавиатуры (КYRD).

Что касается портов вывода, то здесь ситуация несколько иная. По­скольку порт вывода может быть разблокирован либо сигналом RЕАD, либо сигналом Write и при этом не происходит никаких нарушений в электрических цепях схемы, то нет необходимости пропускать сигнал Write через вентиль И совместно с сигналом выбора устройства.